TRƯỜNG ĐẠI HỌC
CÔNG NGHỆ KỸ THUẬT TP. HỒ CHÍ MINH
HCM·UTE HCMC University of Technology and Engineering

Chương 4
VI ĐIỀU KHIỂN ARM



1

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
HCM·UTE
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn


NỘI DUNG

- Giới thiệu ARM – Tại sao sử dụng ARM
- Đặc điểm của ARM
- Kiến trúc ARM7
- Tổ chức lõi CPU ARM
- Họ Cortex – M
- Sơ đồ khối Cortex – M4
- Tập các thanh ghi cortex – M4
- Cortex – M3
- Tập các thanh ghi cortex – M3
- Các chế độ hoạt động của ARM
- Mô hình bộ nhớ chương trình
- Bit banding
- Tổng quan về việc triển khai phần mềm

2

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

Sơ đồ khối Cortex – M4



1.34

34

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

Tập các thanh ghi cortex – M4

Registers ...

R0-R12 32-bit general-purpose registers for data operations. Avoid using higher regsiters for applicaton programming!

R13 the stack pointer: *main* or *process* stack depending on setting in CONTROL register.


R14 is the *link register*(LR): stores the return information for subroutines, function calls, and exceptions.

R15 is the *program counter*: stores the address of the next instruction to be fetched.

PSR The *program status register* contains information about status of last operationn. Bits 27-31 are the *condition codes*; the ones we shall be most concerned with are

- N : the last operation produced an arithmetically *negative* result
- Z : the last operation produced a *zero* result
- C : the last operation produced a *carry* (or *borrow*)
- V : the last operation produced an arithmetic *overflow*

The processor core registers are:



1.35

35


HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
HCM-UTE
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

Cortex – M3

- ARM Cortex-M3 có những đặc điểm sau:
  - 32-bit microprocessor: là một bộ vi xử lý 32-bit, với độ rộng của đường dẫn dữ liệu 32 bit
  - Kiến trúc Harvard: đặc trưng bằng sự tách biệt giữa vùng nhớ chứa dữ liệu và chương trình do đó có các bus riêng để truy cập
  - Thanh ghi: có 13 thanh ghi đa dụng, hai con trỏ ngăn xếp, một thanh ghi liên kết, một bộ đếm chương trình, một số thanh ghi đặc biệt trong đó có một thanh ghi trạng thái chương trình
  - Bộ nhớ: hệ thống ánh xạ bộ nhớ đơn giản, quản lí vùng nhớ cố định lên tới 4 GB với các địa chỉ định nghĩa sẵn, cho phép truy cập trực tiếp đến từng bit dữ liệu


1.36


Figure 3. The Cortex-M3 processor



36

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
HCM-UTE
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn





1.37

37

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

Cortex-M3 Basics: Registers

- The Cortex-M3 processor has registers R0 to R15.
  - R0 to R12: General-Purpose Registers
  - R13: Stack Pointers
  - R14: The Link Register
  - R15: The Program Counter
  - Special Registers
    - Program Status Registers (xPSR)
    - Interrupt Mask Register (PRIMASK, FAULTMASK, BASEPRI)
    - Control Register (CONTROL)




Figure 2.2 Registers in the Cortex-M3




Figure 2.3 Special Registers in the Cortex-M3

38

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

Cortex-M3 Basics: Registers

- The Cortex-M3 processor has registers R0 to R15.


Table 2.1 Registers and Their Functions

Register	Function
xPSR	Provide ALU flags (zero flag, carry flag), execution status, and current executing interrupt number
PRIMASK	Disable all interrupts except the nonmaskable interrupt (NMI) and HardFault
FAULTMASK	Disable all interrupts except the NMI
BASEPRI	Disable all interrupts of specific priority level or lower priority level
CONTROL	Define privileged status and stack pointer selection

39

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

xPSR – Program Status Register



- xPSR stored on stack during exceptions
- Condition code flags
  - N = Negative result from ALU
  - Z = Zero result from ALU
  - C = ALU operation carry out
  - V = ALU operation overflow
  - Q = Saturated math overflow
- IT/ICI bits
  - Contain IF-THEN base condition code or Interrupt Continue information
- ISR Number
  - Stacked xPSR shows which exception was pre-empted
- T=1

40

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

Các chế độ hoạt động của ARM

- 2 chế độ hoạt động: Thread và Handler
  - Thread mode: Tất cả các code chương trình viết trong main() sẽ được thực thi dưới chế độ Thread mode của vi xử lý. Chế độ này còn được gọi là "user mode". Mặc định, vi xử lý luôn bắt đầu ở chế độ Thread mode
  - Handler mode: Tất cả các xử lý System Exception và Interrupt sẽ được thực thi dưới chế độ Handler mode của vi xử lý. Bất cứ khi nào vi xử lý gặp System Exception hoặc Interrupt đến từ bất cứ ngoại vi nào, thì vi xử lý sẽ ngay lập tức chuyển từ Thread mode thành Handler mode và trình phục vụ tương ứng sẽ được thực thi ở Handler Mode
- 2 mức truy cập tài nguyên của lõi vi xử lý: privileged level and user level

41

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn


Các chế độ hoạt động của ARM

	Mode	Description	
Exception modes	Supervisor (SVC)	Entered on reset and when a Software Interrupt instruction (SWI) is executed	Privileged modes
	FIQ	Entered when a high priority (fast) interrupt is raised	
	IRQ	Entered when a low priority (normal) interrupt is raised	
	Abort	Used to handle memory access violations	
	Undef	Used to handle undefined instructions	
	System	Privileged mode using the same registers as User mode	
	User	Mode under which most Applications / OS tasks run	Unprivileged mode

42

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

Các chế độ hoạt động của ARM



Not shown: Handler mode can also be re-entered on exception return


1.43

43

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

Các chế độ hoạt động của ARM

When the CONTROL[0]=0, only the processor mode changes when an exception takes place.




Switching Processor Mode at Interrupt

44

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

Các chế độ hoạt động của ARM

When CONTROL[0] = 1, both processor mode and access level change when an exception takes place.




Switching Processor Mode and Privilege Level at Interrupt

45

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

Các chế độ hoạt động của ARM



Switching of Operation Mode by Programming the Control Register or by Exceptions

46

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

Mô hình bộ nhớ chương trình/Memory Map




Figure 2.6 The Cortex-M3 Memory Map

47


HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn


Bit banding

- Kỹ thuật dải bit cho phép thao tác bit trực tiếp trên phần không gian bộ nhớ của các thiết bị ngoại vi và SRAM
- Dải bit hoạt động bằng cách ánh xạ mỗi bit trong vùng bit band tới một địa chỉ word trong vùng Alias; bằng cách thiết lập/xoá địa chỉ word ta có thể thiết lập/xoá các bit trong bộ nhớ thực

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

Bit Banding






- Bit Banding thực hiện bởi bus matrix
- Cho phép thực hiện thao tác bit riêng lẻ mà không cần bất kì lệnh đặc biệt nào
- Tiết kiệm kích thước mã và thời gian thực hiện mã lệnh

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

Dải bit của vùng bộ nhớ SRAM và ngoại vi



HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

Bit-Banding

- Công thức tính địa chỉ word trong vùng alias:
  - Địa chỉ trong khu vực

  Bit Band Alias = Bit band alias base address + bit word offset

  Bit word offset = Byte offset from bit band base x 0x20 + bit number x 4

HO CHI MINH CITY
UNIVERSITY OF TECHNOLOGY AND ENGINEERING
01, Vo Van Ngan street, Thu Duc ward, Ho Chi Minh City, Vietnam
hcmute.edu.vn

Tổng quan về việc triển khai phần mềm

52

TRƯỜNG ĐẠI HỌC
CÔNG NGHỆ KỸ THUẬT TP. HỒ CHÍ MINH
HCMC University of Technology and Engineering

THANK YOU



53